EDA 에이전트 검증 점수 55%→95%, 표준셀 캐릭터라이제이션 원가를 실제로 낮추나

표준셀 캐릭터라이제이션은 파운드리가 새 PDK(공정 설계 키트)를 낼 때마다 타이밍·전력·노이즈 모델을 다시 만들어야 하는 필수 작업이다. 입력 슬루와 출력 부하, PVT(공정·전압·온도) 코너 조합마다 셀별 모델을 재생성하고 검증해야 하므로 숙련 엔지니어 여러 명이 주 단위로 매달리는 공정이다. 2026년 10월 14일 NVIDIA와 Siemens EDA는 이 작업을 자동화하는 에이전트(Siemens Fuse EDA AI Agent가 구동하는 Solido Characterization Suite 에이전트)의 벤치마크 복합 검증 점수가 약 55%에서 약 95%로 올랐고, 에이전트 턴이 155회에서 53회로 줄었다고 발표했다. 겉으로 보면 설계 자동화의 10배 개선 서사다. 그러나 이 숫자가 실제 라이브러리 원가나 선단 노드 생산성을 낮췄는지는 전혀 다른 질문이다. 이 글은 그 숫자를 벤치마크 층위, 공정 노드, 검증기 설계로 분해해 무엇이 확인되고 무엇이 아직 아닌지 가른다.

가설

첫째 가설은 방법의 이식성이다. 이번 개선의 핵심은 개별 도구 호출의 성공 여부가 아니라 최종 산출물인 Liberty(.lib) 파일을 채점하고, 그 실패 진단을 에이전트의 스킬과 MCP 도구 설명으로 되먹인 데 있다. 모델을 바꾸지 않고도 신뢰도가 올랐다면, 이 방법은 공정 노드와 도구가 달라져도 적용 가능하다. 이 가설이 맞으면 같은 방식이 다른 노드·다른 PDK의 캐릭터라이제이션에서도 반복 가능한 점수 향상을 내야 하고, 검증기가 바뀌어도 골격(최종 산출물 채점 + 하네스 개선)은 유지돼야 한다.

둘째 가설은 숫자의 한계다. 55%→95%는 회사가 스스로 정한 좁은 벤치마크에서 나온 값이다. 데이터셋은 오픈소스 성숙 노드 PDK의 229개 표준셀·36개 PVT 코너지만, 실제 튜닝 실행은 셀 2개·36개 코너로 제한됐고 약 25회 롤아웃, 단일 모델(Claude Opus 4.8)·단일 하네스(Claude Code)에 사람이 개입하는 루프였다. 이 가설이 맞으면 이 점수는 선단 노드(N2P·A16·A14) 대형 라이브러리의 원가나 수율을 대표하지 못하고, "캐릭터라이제이션 10배 단축" 같은 별도 주장과도 직접 연결되지 않는다. 두 가설을 가르는 것은 점수의 크기가 아니라 점수가 측정한 대상의 범위다.

가설이 아니라 확인된 사실부터 정리한다

발표 원문이 제시한 수치는 네 가지다. 복합 검증 점수 약 55%→약 95%, 에이전트 턴 155→53(약 66% 감소), 평균 출력 토큰 약 81K→29K(약 64% 감소), 그리고 검증기의 정의다. 검증기 보상은 NVIDIA 기술 블로그에 따르면 커버리지·유효성·상대검증·무결성 네 개의 이진 게이트를 곱한 뒤, 허용 오차 안에 든 값의 비율(정확도)을 곱해 만든다. 게이트 하나라도 실패하면 보상은 0이다. 이 구조는 중요하다. 점수가 올랐다는 것은 "정확도가 전 셀에서 균일하게 올랐다"가 아니라 "게이트를 통과하고 허용 오차 내 값 비율이 높아졌다"는 뜻이기 때문이다.

검증

첫째, 벤치마크의 층위를 분리해야 한다. 블로그는 데이터셋을 GF180MCU PDK의 표준셀 229개·PVT 코너 36개로 설명하지만, 곧바로 "각 실행은 튜닝에 충분한 2개 셀·36개 코너로 제한했다"고 밝힌다. 즉 95%는 2개 셀 부분집합에서 측정된 값이고, 229개 전체 라이브러리를 자동 완주한 결과가 아니다. 표준셀 캐릭터라이제이션의 원가는 전체 셀과 코너를 빠짐없이, 허용 오차 안에서 마치는 데서 발생한다. 부분집합에서의 점수 향상은 파이프라인 신뢰도의 개선을 보여주지만 그 자체로 전체 라이브러리 원가 곡선을 이동시키지는 않는다.

둘째, 개선의 원천이 모델이 아니라 하네스였다는 점을 확인해야 한다. NVIDIA 블로그에 따르면 모델과 하네스(Claude Opus 4.8, Claude Code)는 고정됐고, 바뀐 것은 에이전트의 스킬 파일과 MCP 도구 설명이었다. 겹치는 파일·셸 인터페이스를 단순화하고 도구 입력을 명시적 JSON 스키마로 정의한 것이 점수와 효율을 함께 올렸다. 이는 신뢰도가 순수한 모델 성능이 아니라 도구 인터페이스 설계의 함수라는 뜻이다. 8월 EE Times 팟캐스트에서 Tim Costa(NVIDIA)는 신뢰성이 스택 전체의 속성이라고 말했다. 개선이 재현 가능하다는 근거이자, 특정 모델·벤더에 묶이지 않는다는 근거다.

셋째, 검증기 설계 자체가 이번 작업의 실질 기여다. 검증기가 채점하는 것은 개별 도구 호출이 아니라 최종 Liberty 산출물이고, 게이트에는 원본을 재사용·잘라내기·재포맷했는지까지 잡아내는 무결성 항목이 포함된다. NeMo Gym 문서는 검증기(스코어러·그레이더)가 과제별 정답·테스트·ground truth로 모델 출력을 채점하는 구성요소이며 평가와 학습 양쪽의 신호가 된다고 설명한다. "그럴듯하지만 틀린 산출물"을 걸러내는 게이트를 별도로 둔 것이, 에이전트가 실패를 감추지 못하게 만드는 핵심 장치다.

넷째, 공정 노드 층위를 봐야 한다. 이번 벤치마크는 오픈소스 GF180MCU PDK, 즉 성숙 노드 공정에서 수행됐다. 반면 캐릭터라이제이션의 난도와 비용이 집중되는 곳은 선단 노드다. Siemens는 별도 자료에서 Solido 시뮬레이션 제품군이 TSMC의 N3A·N2P·A16·A14 공정에 대해 SPICE 정확도 인증을 받았고 A14 커스텀 설계 레퍼런스 플로에 포함됐다고 밝힌다(Siemens Solido·TSMC 인증 글). 성숙 노드 2개 셀에서 얻은 하네스 점수와 선단 노드 전체 라이브러리의 인증·원가는 서로 다른 층의 주장이며, 전자가 후자를 입증하지 않는다.

다섯째, 독립 검증의 부재를 기록해야 한다. Siemens 보도자료(7월 26일)는 캐릭터라이제이션 턴어라운드를 10배 이상 줄이고 토큰 비용을 5~10배 낮췄다고 주장한다. 그러나 이 수치들은 이번 2개 셀 벤치마크와 동일한 측정이 아니며, Unite.AI 분석이 지적하듯 Siemens(5~10배)와 NVIDIA(10배 이상)의 같은 항목 1차 주장이 서로 어긋나고, 비교 대상이 된 설계·노드·엔지니어 시간 기준은 명시되지 않는다. EDA 에이전트에는 MLPerf에 해당하는 공통 벤치마크가 없어 벤더 자체 수치가 유일한 숫자인 경우가 많다.

여섯째, 사인오프(signoff)의 경계를 분명히 해야 한다. EE Times는 AI 설계 검증 적용 범위 분석에서 커버리지 마감·회귀 분석·버그 분류처럼 반복적이고 측정 가능한 작업은 AI가 잘 돕지만, 확률적 출력·설명 가능성·일반화 한계 때문에 사인오프 결정은 여전히 사람의 증거 판단에 달려 있다고 본다. Siemens도 검증이 설계 시간의 최대 70%를 차지한다고 말한다. 캐릭터라이제이션 자동화가 의미 있는 이유는 바로 이 반복·측정 영역에 속하기 때문이며, 동시에 이 영역의 개선이 곧 사인오프 책임의 이전을 뜻하지는 않는다.

결론

현재 근거로 가장 유력한 결론은 이번 55%→95%가 실제이지만 좁은 신뢰도 개선이라는 것이다. 정확히는 "성숙 노드 PDK의 소수 셀 부분집합에서, 고정된 모델·하네스로, 최종 산출물 채점과 도구 설명 개선을 통해 파이프라인 신뢰도와 효율을 끌어올렸다"는 실증이다. 이 범위에서 결론은 확률적으로 높다. 반면 "선단 노드 대형 라이브러리의 캐릭터라이제이션 원가를 10배 낮췄다"는 주장은 이 벤치마크가 지지하지 않는다. 근거는 ① 측정 대상이 2개 셀·36개 코너 부분집합이고, ② 공정 노드가 성숙 노드 오픈 PDK이며, ③ 모델·하네스가 고정된 튜닝 실험이라는 점이다.

기본 시나리오는 다음과 같다. 이 방법은 다른 노드·도구로 이식되어 재현 가능성이 높다(방법의 일반성은 근거가 탄탄하다). 그러나 원가·생산성 주장은 전체 라이브러리·선단 노드·사인오프 수준의 정확도로 검증될 때까지 확정이 아니다. 가장 먼저 볼 숫자는 (1) 229개 셀 전체를 자동 완주한 결과와 그때의 허용 오차 내 값 비율, (2) 선단 노드(N2P·A16·A14) PDK에서의 동일 측정, (3) 10배 주장의 비교 기준(설계명·노드·엔지니어 시간) 명시다.

반증 조건도 분명하다. 제3자나 고객이 선단 노드 전체 라이브러리를 대상으로 사인오프 수준 정확도에서 재현하고, 명명된 기준선 대비 실제 턴어라운드·비용 감소를 제시하면 "좁은 벤치마크"라는 이 결론을 철회한다. 반대로 부분집합·성숙 노드 범위를 벗어난 재현 결과가 나오지 않거나, 게이트 통과가 특정 하네스에만 국한되면 방법의 일반성 주장도 약화된다.

인사이트

투자자가 이 사건에서 읽어야 할 신호는 95%라는 숫자가 아니라 자동화의 단위가 바뀌었다는 점이다. 지금까지 에이전트 신뢰성은 개별 도구 호출의 성공률로 측정됐다. 이번 사례는 측정 단위를 최종 산출물(Liberty 파일)로 옮기고, 산출물을 채점하는 도메인 특화 검증기를 그 위에 얹었다. 검증기는 반드시 골든 참조(물리 기반 EDA 엔진, 인증된 공정 모델)에 정박해야 하므로, 이 구조는 인증·레퍼런스 플로를 가진 기존 EDA 대형사(Siemens·Synopsys·Cadence)의 해자를 강화하는 방향으로 작동한다. 범용 AI 스타트업이 "우리도 에이전트로 칩을 설계한다"고 주장해도, 무엇을 정답으로 삼을지(골든 모델과 사인오프 엔진)를 갖추지 못하면 검증 층을 만들 수 없다.

업황 함의는 원가 곡선의 시점이다. 검증이 설계 시간의 70%를 차지하고 선단 노드 테이프아웃 비용이 수천만 달러 규모라면, 반복·측정 영역(캐릭터라이제이션, 커버리지 마감, 회귀 분류)의 자동화는 설계 주기 단축과 엔지니어 재배치로 이어질 수 있다. 다만 그 효과는 성숙 노드·반복 작업에서 먼저 나타나고, 선단 노드·사인오프 근접 영역에서는 훨씬 늦다. 팹리스의 설계 원가가 단기에 급감하기보다, 검증 인력의 병목이 완화되고 설계 반복 횟수가 줄어드는 형태로 서서히 반영될 가능성이 크다.

밸류에이션 관점의 체크포인트는 네 가지다. 첫째, 이 방법이 229개 셀 전체와 선단 노드 PDK로 확장될 때 점수가 유지되는지다. 부분집합 95%가 전체에서 재현되지 않으면 서사는 꺾인다. 둘째, "10배 턴어라운드"의 기준선(설계명·노드·엔지니어 시간)이 공개되는지다. 출처 없는 배수는 밸류에이션에 반영할 수 없다. 셋째, Siemens(5~10배)와 NVIDIA(10배 이상)의 토큰 비용 수치가 정합화되는지다. 넷째, EDA 에이전트용 공통 벤치마크(MLPerf 유사체)가 등장하는지다. 이것이 생기면 벤더 주장이 아니라 산업 표준으로 비교할 수 있게 된다. 이 네 가지 중 첫 번째와 네 번째가 확인될 때, 지금의 방법론적 개선은 EDA 업황의 실질적 원가 신호로 승격된다.

출처

• 1차·공식: NVIDIA 기술 블로그, NeMo Gym을 이용한 칩 설계 에이전트 신뢰성·도구 호출 효율 최적화. 복합 검증 점수 약 55%→약 95%, 턴 155→53, 토큰 약 81K→29K, GF180MCU PDK 229셀·36코너, 실행 2셀·36코너, 약 25회 롤아웃.
• 1차·공식: NVIDIA NeMo Gym 문서, 환경과 검증기(스코어러·그레이더) 개념. 검증기가 최종 산출물을 과제 메타데이터로 채점.
• 1차·공식: NVIDIA NeMo Gym 퀵스타트. 환경 서버 구성과 평가 실행 절차.
• 1차·제품: Siemens Fuse EDA AI Agent 제품 페이지. NeMo Gym 최적화 스킬·MCP 도구로 장시간 자율 실행 주장.
• 1차·공식: Siemens·NVIDIA 협력 발표, 자기검증 에이전트 EDA 워크플로. 캐릭터라이제이션 턴어라운드 10배 이상·토큰 비용 5~10배 감소 주장.
• 1차·벤더: Siemens, Solido·TSMC 인증과 선단 노드 레퍼런스 플로. N3A·N2P·A16·A14 SPICE 정확도 인증.
• 뉴스: EE Times 팟캐스트, 자기검증 AI 에이전트(반도체·PCB 설계). 모델 고정·하네스 개선, 검증 가능성의 중요성.
• 뉴스: EE Times, 설계 검증에서 AI가 통하는 곳과 안 통하는 곳. 반복·측정 작업과 사인오프 신뢰 경계.
• 분석: Unite.AI, Siemens가 칩 설계 에이전트의 자기검증을 도입. 1차 수치 간 불일치와 독립 벤치마크 부재 지적.