BiCS · CBA
낸드의 회로부와 셀부를 따로 만들어 붙이는 방식. 단수 경쟁이 밀도 경쟁으로 프레임이 바뀌는 지점이다.
BiCS · BiCS FLASH · CBA · Xtacking · 웨이퍼 본딩이 용어를 다룬 분석 — 낸드 순위표가 두 개입니다 — YMTC는 3위이면서 5위입니다 ↓
BiCS는 키오시아와 샌디스크가 함께 쓰는 3D 낸드 브랜드다. CBA(CMOS directly Bonded to Array) 는 그 최신 세대가 쓰는 구조다.
따로 만들어 붙인다
전통적인 3D 낸드는 한 웨이퍼 위에 주변 회로(CMOS)와 셀 어레이를 같이 만든다. 두 부분이 요구하는 공정이 다른데도 같은 조건을 견뎌야 하니 양쪽 다 손해를 본다.
CBA는 둘을 다른 웨이퍼에서 각각 최적으로 만든 뒤 붙인다. YMTC의 Xtacking도 같은 발상이다.
이렇게 하면 회로부를 셀 아래로 넣을 수 있어 면적이 줄고, 각 부분을 자기에게 맞는 공정으로 만들 수 있다.
단수가 실력이 아니게 되는 지점
여기가 투자자에게 중요한 대목이다.
키오시아·샌디스크의 BiCS 10세대는 332단이다. SK하이닉스의 321단 QLC보다 조금 높고, 2026년 8월 공개된 삼성 V10(400층 이상)·SK하이닉스 V10(375단)보다는 낮다. 그런데 두 회사는 단수가 아니라 비트 밀도가 더 높다고 주장한다.
2026-08-07 정정. 이 문단은 앞서 "삼성의 최신 세대보다는 낮은 것으로 알려져 있다"고 출처 없이 적었다. 이 페이지가 2026-08-04 기준이던 당시 삼성의 단수는 회사 발표문에 없었고 보도만 있었다 — 그때 쓸 수 있던 표현은 "삼성은 단수를 공개하지 않는다"까지였다. 2026-08-05 삼성이 FMS 2026 발표문에 "400층 이상"을 직접 적으면서 공식 자료가 생겨 숫자로 적을 수 있게 됐다. 같은 주 SK하이닉스도 V10 375단을 공개했다. src: https://news.samsung.com/global/samsung-unveils-next-gen-3d-memory-vision-at-fms-2026-charting-the-future-of-ai-infrastructure src: https://news.skhynix.com/en/hbf-at-fms-2026/
단수는 재기 쉽고 밀도는 재기 어렵다. 그래서 기사에는 단수가 나오고, 원가에는 밀도가 반영된다. "몇 단"만 보고 순위를 매기면 틀릴 수 있다.
두 회사는 2026년 5월 VLSI에서 다중 적층(MSA) CBA 구조로 1,000단 이상을 목표한다고 시연했다.
확인 못 한 것
- BiCS10의 본격 양산 시점 — 회사는 "생산 개시"라고만 했고, 매체는 2026년과 2027년으로 갈린다.
- 삼성의 대응 구조 — 2026-08-05 V10 BV-NAND 발표로 "웨이퍼 본딩으로 셀을 쌓는다"와 "400층 이상"까지는 공식 자료가 생겼다. 그러나 그것이 CBA 와 같은 방식인지, 하이브리드 본딩인지, 접합면을 어디에 두는지는 발표문에 없다. 8~9세대의 단수도 여전히 미공개다.
- YMTC Xtacking의 세대별 단수 — 회사 공식 발표에 단수 표기가 없다.
업체 트랙
이 항목에 각 회사가 언제 들어왔고, 지금 어디까지 왔고, 뭘 하겠다고 공개했는지입니다. 회사가 스스로 낸 자료만 공식으로 싣고, 매체 보도는 따로 표시합니다.
키오시아
이 용어를 다룬 분석
관련 용어
지수 화면에서 이어서 보기
이 글의 숫자는 공개 API 실측값이거나 회사가 직접 낸 발표문에서 가져온 것입니다. 지수와 점수는 제가 만든 계산의 결과이지 사실이 아니며, 계산식은 검증 페이지에 전부 공개돼 있습니다. 투자 자문이 아니고 매매 권유도 아닙니다.