HBM4 2TB/s와 Rubin 22TB/s — 같은 대역폭이 아닌 이유

HBM4를 검색하면 스택당 2TB/s, 2.8TB/s 초과, GPU당 22TB/s가 한꺼번에 나옵니다. 모두 공식 자료에 있는 숫자지만 같은 대상을 재지 않습니다.

결론부터 말하면 2TB/s와 2.8TB/s는 HBM 스택 하나, 22TB/s는 Rubin GPU 한 개에 붙은 HBM 전체, 3.6TB/s는 Rubin GPU와 다른 GPU 사이의 NVLink 연결입니다. 단위가 같아도 경계가 다르므로 직접 더하거나 순위를 매기면 안 됩니다.

확인된 숫자

NVIDIA는 Rubin 사양표의 값이 예비 정보이며 변경될 수 있다고 명시합니다. 현재 제품 간 비교에는 쓸 수 있지만 확정 출하 사양으로 고정하면 안 됩니다.

2TB/s는 2,048비트에서 나온다

JEDEC HBM4 표준은 인터페이스 폭을 2,048비트, 핀당 전송률을 최대 8Gb/s로 정했습니다. 스택당 이론 대역폭은 다음과 같습니다.

2,048 bit × 8 Gb/s ÷ 8 bit/byte = 2,048 GB/s ≈ 2 TB/s

여기서 한 번 8로 나누는 이유는 Gb/s의 소문자 b가 비트이고 GB/s의 대문자 B가 바이트이기 때문입니다. 이 구분을 놓치면 계산이 8배 어긋납니다.

회사 제품이 표준보다 빠를 수도 있습니다. Micron HBM4는 2,048비트에서 핀당 11Gb/s를 넘어 스택당 2.8TB/s를 초과한다고 밝힙니다. 같은 식에 11을 넣으면 2,816GB/s가 나와 회사 수치와 맞습니다.

삼성 HBM4의 최대 13Gb/s를 넣으면 3,328GB/s, 약 3.3TB/s입니다. 표준을 어긴 것이 아니라 표준이 정한 기본 성능보다 높은 제품 등급을 제시한 것입니다.

Rubin 22TB/s는 여러 스택을 합친 숫자다

NVIDIA는 Rubin GPU 하나에 최대 288GB HBM4와 최대 22TB/s 메모리 대역폭을 제시합니다. 이는 HBM 스택 하나의 수치가 아니라 GPU에 붙은 로컬 메모리 전체의 합입니다.

Micron의 36GB 12단 HBM4를 기준으로 용량을 맞춰 보면 288GB는 8스택과 일치합니다. 대역폭도 2.8TB/s × 8 = 22.4TB/s라 NVIDIA의 22TB/s와 맞물립니다.

하지만 이 계산은 구성이 성립하는지 확인하는 검산입니다. NVIDIA는 해당 사양표에서 Rubin의 HBM 공급사별 구성이나 스택 수를 공개하지 않았습니다. 따라서 8스택을 확정 부품표로 쓰면 안 되고, 확인된 숫자는 288GB와 22TB/s까지입니다.

NVLink 3.6TB/s는 왜 더 작나

Rubin GPU의 22TB/s는 GPU가 자기 HBM을 읽고 쓰는 속도입니다. NVLink 6의 3.6TB/s는 다른 GPU와 데이터를 주고받는 양방향 대역폭입니다.

• 모델 가중치와 KV 캐시를 로컬 HBM에서 읽는 작업은 22TB/s 경계에 걸립니다.
• 전문가 병렬화처럼 GPU 사이에서 토큰과 중간 결과를 옮기는 작업은 3.6TB/s NVLink 경계에 걸립니다.

두 경로는 직렬로 이어질 수 있어 어느 하나만 빨라도 전체가 빨라지지 않습니다. NVIDIA가 Rubin을 GPU·HBM·NVLink·네트워크의 공동 설계로 설명하는 이유입니다.

대역폭이 오르면 베이스 다이의 일이 늘어난다

HBM과 GPU 사이 신호는 스택 아래의 베이스 다이에 모입니다. 2,048비트 폭과 높은 핀 속도를 동시에 처리하면서 로직, 전력 공급, 열 문제가 같은 지점에 모입니다.

삼성은 HBM4E 자료에서 D2D PHY를 베이스 다이의 주요 발열 지점 가운데 하나로 지목했습니다. 이 구간의 열을 전용 경로로 빼는 HPB를 HBM4E에서 검증하고 HBM5에 적용할 계획이라고 밝혔습니다. 대역폭 경쟁이 단순히 핀 숫자를 늘리는 문제로 끝나지 않는다는 회사 측 근거입니다.

학계의 경계도 비슷합니다. MICRO 2025의 Stratum 논문은 HBM 내부에서 TSV가 차지할 수 있는 면적이 무한하지 않아 베이스 다이와 DRAM 사이 내부 대역폭이 제한된다고 지적합니다. IEEE JXCDC의 2025년 연구는 HBM과 고전력 로직을 3D로 쌓는 설계에서 열저항과 전력 공급이 함께 문제가 된다고 분석합니다.

두 논문은 차세대 구조의 시뮬레이션·설계 연구입니다. 판매 중인 HBM4의 실제 온도나 Rubin 처리량을 측정한 자료가 아니므로, 상용 제품 증거가 아니라 병목이 생기는 물리적 방향을 검증하는 연구 근거로만 사용합니다.

해석과 반증 조건

확인된 사실: HBM4 표준의 스택당 대역폭은 최대 2TB/s이고, Micron 제품은 2.8TB/s를 넘습니다. NVIDIA Rubin GPU는 HBM4 전체에서 최대 22TB/s, GPU 간 NVLink 6에서 3.6TB/s를 제시합니다.

해석: Rubin의 22TB/s는 스택 하나가 갑자기 11배 빨라진 숫자가 아니라 여러 HBM4 스택을 병렬로 붙인 GPU 전체 수치입니다. 다음 성능 병목은 스택 수만이 아니라 베이스 다이, 메모리 컨트롤러, GPU 간 연결, 전력과 방열이 함께 결정합니다.

반증 조건: 정식 Rubin 사양에서 HBM 용량·대역폭이 낮아지거나, 실제 워크로드에서 메모리 대역폭 활용률이 낮고 연산·네트워크 병목이 지배하면 HBM 대역폭 확대가 처리량을 직접 끌어올린다는 해석을 낮춰야 합니다.

다음 확인 숫자: Rubin 정식 출하 사양, HBM 공급사별 실제 제품 등급, GPU당 HBM 구성, 애플리케이션별 달성 대역폭, D2D PHY 온도와 HPB 검증 결과입니다.

용량·스택·GPU·연결망의 측정 경계는 새로 보강한 메모리 대역폭 위키, HBM4, 엔비디아, 베이스 다이에서 이어서 확인할 수 있습니다.

원문과 검증 정보

• JEDEC JESD270-4 HBM4 공표 — 공표일 2025-04-16, 대상 HBM4 표준, 마지막 검증일 2026-08-31, 다음 검증일 JESD270-4 개정 시, 근거 수준 confirmed standard
• Micron HBM4 제품 페이지 — 현재 제품 사양 페이지(발표 시각 미표기), 대상 HBM4 12단 36GB, 마지막 검증일 2026-08-31, 다음 검증일 제품 사양 변경 시, 근거 수준 confirmed company specification
• NVIDIA Vera Rubin NVL72 사양 — 현재 사양 페이지(발표 시각 미표기), 대상 Rubin GPU·NVL72, 마지막 검증일 2026-08-31, 다음 검증일 정식 제품 사양 확정 시, 근거 수준 confirmed preliminary company specification
• Samsung COMPUTEX 2026 HBM4E·HPB 설명 — 발표 2026-05, 대상 HBM4E·HPB 검증, 마지막 검증일 2026-08-31, 다음 검증일 HBM5 적용 발표 시, 근거 수준 confirmed company development disclosure
• Stratum, MICRO 2025 — 출판일 2025-10-17, 대상 Mono3D DRAM·HBM 비교 연구, 마지막 검증일 2026-08-31, 다음 검증일 후속 실측 연구 공개 시, 근거 수준 peer-reviewed research
• 3-D Stacked HBM and Compute Accelerators for LLM, IEEE JXCDC — 출판 2025, 대상 3D HBM·로직 설계 공간, 마지막 검증일 2026-08-31, 다음 검증일 상용 구현 또는 후속 실측 공개 시, 근거 수준 peer-reviewed research hypothesis

이 글은 공식 표준·제품 사양과 연구 논문의 근거 수준을 구분해 연결한 기술 분석이며 특정 종목의 매수·매도를 권하지 않습니다.

밑줄 친 말은 용어 위키로 이어집니다.

관련 분석