GAA (게이트 올 어라운드)

공정 · GAA · Gate-All-Around · 게이트 올 어라운드 · MBCFET · 나노시트 마지막 확인 2026-08-05

GAA(Gate-All-Around, 게이트 올 어라운드) 는 트랜지스터에서 게이트가 채널을 네 면에서 완전히 감싸는 구조다.

트랜지스터는 스위치다. 게이트에 전압을 걸면 채널에 전류가 흐르고, 끊으면 안 흐른다. 문제는 미세화가 진행되면서 끊었는데도 새는 전류가 커진다는 것이다. 게이트가 채널을 더 많이 감쌀수록 제어가 정확해지고 누설이 준다.

삼성전자는 자사 GAA를 MBCFET(Multi-Bridge Channel FET)이라 부른다. 채널을 얇은 판(나노시트) 여러 장으로 쌓아 폭을 조절할 수 있게 한 방식이다. TSMC·인텔도 같은 원리를 다른 이름으로 쓴다.

언제부터 쓰였나

2022년 6월 30일, 삼성전자가 3nm GAA 양산을 시작했다고 공식 발표했다. 회사는 이를 "세계 최초 GAA 기술 적용 3nm 공정 양산"이라고 적었다. 이 발표문에 성능·전력·면적 개선 수치도 함께 실려 있다.

메모리와 무슨 상관인가

여기가 이 위키에서 GAA를 다루는 이유다. GAA는 로직 공정 기술이고, D램 셀에 쓰이는 기술이 아니다. 그런데도 메모리 회사의 로드맵에 등장한다. 경로가 둘이다.

첫째, 베이스 다이다. HBM4부터 HBM 맨 아래층이 D램 공정이 아니라 로직 공정으로 만들어진다. 그 로직 공정이 미세화되면 GAA가 들어온다. 삼성은 HBM5 베이스 다이에 2nm GAA를 쓰겠다고 컨퍼런스콜에서 언급했고, 이는 자사 파운드리를 쓰는 구조와 맞물린다.

둘째, 파운드리 경쟁의 지표다. 턴키 구조에서 메모리 회사가 로직 다이를 어디에 맡기느냐가 곧 원가와 성능을 가른다. 그 선택지의 성능은 각 파운드리의 GAA 세대에 달려 있다.

D램 셀 자체는 여전히 다른 길을 간다. D램 공정 세대는 1a·1b·1c처럼 세는데, 이건 트랜지스터 구조가 아니라 셀 면적을 줄여 온 이름이다. D램에서 구조를 바꾸는 이야기(4F² · 수직 채널 트랜지스터 · 3D D램)는 GAA와 다른 계보다.

확인 못 한 것

• 삼성 2nm GAA의 HBM5 적용 시점과 조건 — 컨퍼런스콜 언급뿐이고 공식 문서가 없다. HBM5 자체가 JEDEC 표준이 아니다(HBM4E 항목 참조).
• GAA 세대별 수율 — 어느 파운드리도 밝히지 않는다(수율 항목과 같은 이유로 이 위키는 수율에 숫자를 적지 않는다).
• SK하이닉스·마이크론의 GAA 관련 계획 — 두 회사는 베이스 다이를 외부에 맡기는 것으로 보도되고 있어 자체 GAA 로드맵이 확인되지 않는다.

업체 트랙

이 항목에 각 회사가 언제 들어왔고, 지금 어디까지 왔고, 뭘 하겠다고 공개했는지입니다. 회사가 스스로 낸 자료만 공식으로 싣고, 매체 보도는 따로 표시합니다.

관련 기사

바깥 매체가 쓴 글입니다. 회사 발표가 아니라 더 읽을거리로 둡니다 — 위 업체 트랙의 숫자는 이 기사들이 아니라 회사 공식 자료에서 온 것입니다.

• 2026-03-20 · TrendForceSK hynix Reportedly Weighs TSMC 3nm for HBM4E Logic Dies

관련 용어

지수 화면에서 이어서 보기