M = Memory 메모리 반도체 · INDEX = 지수 · 삼성전자 · SK하이닉스 · 삼성전자우
인터포저는 로직 칩(GPU·ASIC)과 HBM 스택을 같은 패키지 안에서 이어 주는 중간 배선층이다.
왜 필요한가. 두 칩을 기판에 바로 붙이면 배선 밀도가 부족하다. HBM 하나가 요구하는 배선이 HBM4 기준 2,048개이고 스택이 여러 개 붙는다. 기판의 배선 굵기로는 그 수를 받아 낼 수 없다.
실리콘 인터포저는 실리콘 웨이퍼를 배선 기판처럼 쓰는 것이다. 반도체 공정으로 만들기 때문에 μm급 미세 배선이 가능하고, TSV로 위아래를 관통 연결한다. CoWoS-S가 이 방식이다.
첫째, 크기 제약. 실리콘 인터포저는 노광 장비의 레티클 한계(약 858mm²)를 넘어 한 번에 찍을 수 없다. 그것을 넘기려면 특수 공정이 필요하다. TSMC는 CoWoS-S에서 3.3배 레티클(약 2,700mm²)까지, 최신 CoWoS-L에서 5.5배까지 늘려 왔다. HBM을 더 붙이려면 인터포저가 더 커져야 하는데, 그때마다 물리적 한계에 부딪힌다.
둘째, 캐파 제약. 인터포저는 실리콘 웨이퍼 위에서 만든다. 즉 전공정 캐파를 잡아먹는다. CoWoS 캐파라는 말은 사실상 인터포저 생산 캐파다.
셋째, 응력. 인터포저가 커질수록 휨(warpage)과 열팽창 불일치가 커진다.
이 셋이 겹쳐 "HBM은 있는데 패키징이 안 돼서 가속기를 못 만든다" 는 구조가 생긴다.
RDL 인터포저(CoWoS-R)는 폴리머와 구리 배선으로 만든다. 최소 4μm 피치로 실리콘보다 굵지만 값이 싸고 열팽창 완충에 유리하다.
RDL + LSI(CoWoS-L)는 조밀해야 하는 국소 영역에만 작은 실리콘 조각을 심는 절충안이다. 큰 패키지에 유리하다.
유리 기판이 차세대 후보로 거론되지만 양산 확정 근거는 확인하지 못했다.
인터포저를 만드는 것은 메모리 회사가 아니라 파운드리와 후공정 업체다. TSMC(CoWoS), 삼성전자 파운드리(I-Cube), 인텔(EMIB·Foveros) 등이다.
메모리 3사는 그 위에 올라갈 HBM을 공급하는 쪽이다. 그래서 인터포저 캐파가 3사 HBM 매출의 천장이 된다. "HBM 수요"를 이야기할 때 실제로 물어야 할 질문은 "인터포저가 몇 장 나오는가" 다.
삼성전자는 메모리·파운드리·패키징을 모두 가진 유일한 회사라는 점이 구조적 차별점이지만, 실제 턴키 수주 실적은 확인하지 못했다.