zHBM, 연결 폭 확대의 가능성과 열 관리 변수

삼성전자가 10월 29일 뉴스룸에 zHBM 기술 설명 2부를 올렸다. HBM을 AI 칩 옆이 아니라 위에 직접 쌓는 구조라는 점은 8월 FMS에서 이미 공개됐는데, 이번 글은 그 설계 이유를 설명했다. 핵심 문장은 높은 대역폭을 핀 하나하나의 속도에만 의존하지 않고 얻겠다는 것이다. 이 글이 묻는 것은 하나다. zHBM의 성능 이득은 어디서 나오고, 이 구조가 실제 제품이 되는 시점은 무엇이 정하는가. 답에 따라 하이브리드 본딩 장비의 수주 시점, 삼성의 HBM 경쟁 위치, 그리고 지금 양산 중인 HBM4의 수명에 대한 판단이 달라진다. 다만 지금 나온 숫자는 대부분 삼성 자체 주장이므로, 어느 숫자가 규격이고 어느 숫자가 주장인지를 먼저 나누어 읽는다.

가설

강세 가설 — zHBM의 이득은 구조에서 나오고, 열은 풀 수 있는 공학 문제다. 지금의 HBM은 AI 칩 옆에 놓이고 인터포저라는 얇은 판을 거쳐 연결된다. 신호가 가야 하는 거리가 길고, 그 거리를 견디려면 입출력 회로가 힘을 써야 한다. zHBM처럼 위에 직접 쌓으면 거리가 줄어 같은 데이터를 더 적은 전력으로 옮길 수 있다. 이 가설이 맞다면 관측될 신호는 세 가지다. 삼성이 구조 설명에서 연결 밀도와 전력 이득을 구체적으로 제시하고, 열 저항 감소 수치가 하이브리드 본딩 같은 기존 기술의 연장선에서 나오며, 고객사와의 공동 설계 일정이 나오는 것이다.

약세 가설 — 대역폭 이득은 열 문제 앞에서 사라진다. 프로세서는 전력 밀도가 가장 높은 부품이다. 열을 위쪽으로 방출하는 설계에서는 프로세서 열이 메모리 적층을 통과해야 할 수 있다. 메모리는 온도가 오르면 리프레시 간격이 짧아지고 성능이 떨어진다. 이 가설이 맞다면 관측될 신호도 세 가지다. 열 관련 수치가 독립 측정 없이 회사 주장으로만 존재하고, 양산 시점이 계속 공개되지 않으며, 경쟁 구조가 열을 직접 겨냥한 설계로 나오는 것이다.

두 가설은 반대처럼 보이지만 같은 구조를 두 방향에서 본 것이다. 대역폭 이득이 구조에서 나온다는 데는 두 가설이 동의한다. 갈리는 지점은 그 이득이 열이라는 비용을 치르고도 남는가이다. 따라서 검증은 이득의 크기를 규격과 대조해 확인하는 일, 그리고 열 관련 증거가 어느 수준인지 확인하는 일, 두 축으로 나뉜다.

검증

1. 이득이 어디서 나오는가 — 규격과 대조하면 폭이다. 기준은 지금 양산 중인 HBM4다. JEDEC이 2025년 4월 발표한 HBM4 규격(JESD270-4 규격 문서)은 2,048비트 인터페이스, 핀당 최대 8Gb/s, 스택당 최대 약 2TB/s를 담았다(비즈니스와이어, JEDEC HBM4 규격 발표). 계산을 해 보면 2,048 × 8Gb/s = 16,384Gb/s이고, 8비트가 1바이트이므로 2,048GB/s, 약 2TB/s다. 규격 숫자와 맞는다.

트렌드포스 보도에 따르면 삼성 디바이스솔루션 부문 송재혁 CTO는 초기 시험에서 zHBM이 HBM4 대비 대역폭과 에너지 효율을 최대 4배까지 높일 수 있다고 밝혔다(트렌드포스, zHBM 대 인텔 ZAM). 이 4배를 위에서 계산한 기준에 얹으면 스택당 약 8TB/s다. 이를 핀 속도로만 얻는다고 가정하면 작성자 계산으로 2,048비트 폭은 그대로 두고 핀당 속도를 8Gb/s에서 32Gb/s로 올려야 한다. 반대로 속도를 8Gb/s로 두면 폭이 약 8,192비트가 된다. 이것은 작성자의 계산이며 삼성이 공개한 구성이 아니다. 하지만 삼성 설명과 방향이 같다. 삼성은 웨이퍼 온 웨이퍼 적층과 하이브리드 구리 본딩으로 구리끼리 직접 잇고, 실리콘 관통 전극(TSV) 크기와 간격을 줄여 같은 면적에 더 많은 수직 연결을 넣으며, 여기에 분산 입출력 구조를 더해 핀당 속도만 올리지 않고도 높은 대역폭을 얻는다고 설명했다(삼성 반도체 뉴스룸, zHBM 2부). 트렌드포스가 인용한 지디넷 보도는 이 구조가 수만 개의 입출력 단자를 가능하게 하고 전력을 75% 줄이는 것을 목표로 한다고 전했다. 핀 속도를 크게 높이는 데는 신호 무결성과 전력 부담이 따른다. 삼성의 설명은 연결 폭 확대를 통한 병렬화가 주요 설계 방향임을 시사하지만, 실제 속도와 폭의 조합은 공개되지 않았다. 이 점에서 강세 가설의 구조 논리는 규격 숫자와 부합한다.

2. 에너지 이득의 근거 — 거리가 짧아진다. 삼성은 직접 적층이 데이터 이동 거리를 줄이고 구동 회로 부담을 낮춘다고 설명했다. 코리아타임스는 8월 5일 FMS 보도에서 삼성이 zHBM을 탑재한 AI 가속기의 성능이 HBM5 탑재 가속기 대비 최대 8배, 전력 효율이 최대 3배라고 제시했고 열 저항은 절반 넘게 줄인다고 밝혔다고 전했다(코리아타임스, 삼성 zHBM 공개). 여기서 주의할 점은 기준이 다르다는 것이다. 송 CTO의 4배는 HBM4 대비이고, FMS의 8배와 3배는 아직 규격이 없는 HBM5 대비다. 기준이 다른 두 숫자는 이어 붙여 읽을 수 없고, 어느 쪽도 측정 조건이 공개되지 않았다.

3. 열의 증거 수준 — 현재는 회사 주장뿐이다. 삼성은 뉴스룸에서 열 문제를 직접 인정했다. 프로세서 위에 메모리를 쌓으면 프로세서가 낸 열이 메모리 적층을 지나야 할 수 있고, 그래서 적층 높이를 메모리 용량과 열 성능이 균형을 이루도록 최적화하고 있다고 적었다. 삼성은 열 관리를 시스템 통합의 핵심 과제라고 설명했다. 이미 나온 열 수치는 두 가지다. 하나는 삼성이 하이브리드 구리 본딩을 12단과 16단 적층에 적용할 경우 기존 열압착 본딩 대비 열 저항이 20% 넘게, 베이스 다이 온도가 12% 넘게 감소할 수 있다고 주장한 것이다. 다른 하나는 FMS에서 삼성이 제시한 열 저항 50% 초과 감소이며 코리아타임스는 비교 대상을 명시하지 않았다. 둘 다 삼성이 낸 숫자이고, 트렌드포스는 삼성이 하이브리드 구리 본딩을 실제 HBM 양산에 언제 적용할지, zHBM의 구체적 일정을 아직 밝히지 않았다고 짚었다. 같은 보도는 기존 메모리 적층에서 전력과 열 제약 때문에 16단이 한계에 가까우며 추정 상한은 약 20단이라는 PC Watch 인용을 전한다. 반면 경쟁 구조인 인텔의 ZAM은 Igor's Lab이 전한 바에 따르면 대각선 구리 경로로 열 흐름을 개선하는 구조를 내세워 열을 정면으로 겨냥하며, 인텔은 2027년 시제품과 2030년까지 상용화를 목표로 밝혔고, 공동 개발사 SAIMEMORY는 2027회계연도 시제품, 2029회계연도 상용화를 목표로 밝혔다.

4. 가설 판정. 삼성의 설명은 폭 확대 가설과 부합하지만 실제 성능과 구현은 아직 검증되지 않았다. 열은 약세 가설의 신호 세 가지 중 둘, 즉 독립 측정 부재와 일정 미공개가 검토한 출처에서 확인된다. 세 번째 신호인 열을 정면으로 겨냥한 경쟁 구조는 인텔 ZAM이 실제로 나왔다. 정리하면 대역폭 쪽은 삼성 설명과 규격 환산이 부합하고, 열은 풀렸다고 볼 근거가 아직 회사 발표 한 층뿐이다.

결론

현재 근거로 가장 유력한 결론은 연결 밀도와 병렬성 확대가 zHBM 대역폭 향상의 주요 설계 방향이라는 해석이며, 열 관리가 이 구조의 제품화 일정을 좌우하는 주요 변수일 가능성이 가장 높다는 것이다. 본딩 수율, 비용, 고객 설계와 공급망도 일정에 영향을 줄 수 있다. 근거는 세 가지다. 첫째, HBM4 최대 규격에 4배를 적용하면 속도 증가와 폭 증가의 산술적 조합을 비교할 수 있고, 삼성은 연결 밀도와 병렬성 확대를 설명한다. 둘째, 삼성 스스로 열이 설계의 중심 과제라고 적었다. 셋째, 검토한 출처에서 열 수치가 회사 주장 한 층뿐이고 구체적 양산 일정이 없다.

이 결론에는 조건이 붙는다. 이득의 크기 자체는 확정된 숫자가 아니다. 4배와 8배는 기준이 다른 회사 주장이고, 작성자가 계산한 8TB/s와 8,192비트도 가정이다. 그리고 이 결론은 zHBM이 만들어지지 않는다는 뜻이 아니다. 작성자의 기본 시나리오는 열 문제를 푸는 데 걸리는 시간만큼 HBM4와 HBM4E가 주력 규격으로 더 오래 남는 것이며, 공개된 확정 일정은 아니다. 이 결론이 틀리는 조건도 분명하다. 독립 검증된 열 측정 결과와 구체적인 시제품 일정이 각각 공개되면 해당 약세 신호를 다시 평가한다. 그때는 열과 함께 본딩 수율 및 장비 공급의 영향을 다시 평가한다.

인사이트

업황 측면에서는 HBM4와 HBM4E의 수명이 시장 예상보다 길어질 수 있다는 점이 핵심이다. 삼성이 직접 말했듯 zHBM은 현재 개발 중이고, 코리아타임스도 지금은 주요 업체들이 HBM4를 양산하고 HBM4E 샘플을 시험하는 단계이며 zHBM은 로드맵 이후의 장기 아키텍처라고 정리했다. 열이 시점을 정한다면 2027년 공급 계획의 중심은 여전히 HBM4와 HBM4E다. 지금 공급 계약과 증설을 읽을 때 zHBM을 단기 수요 대체 요인으로 넣을 필요는 낮다.

장비 측면에서는 하이브리드 본딩 적용 여부가 관찰할 후보 신호다. 삼성은 하이브리드 구리 본딩과 웨이퍼 온 웨이퍼 적층을 zHBM의 핵심 기술로 꼽았고, 12단·16단 HBM의 하이브리드 본딩 적용은 zHBM보다 먼저 관찰할 수 있는 후보 신호지만, 실제 적용 순서와 시점은 확인되지 않았다. 따라서 본딩 장비 업체의 수주를 볼 때 zHBM은 먼 미래의 낙관 재료가 아니라 하이브리드 본딩이 열 저항을 낮춘다는 주장이 검증되는지를 보는 선행 지표로 쓰는 편이 맞다. 같은 맥락에서 같은 본딩 기술을 쓸 수 있는 HBM4E 이후 제품의 적용 시점 공시가 더 가까운 신호다.

밸류에이션 측면에서는 삼성의 HBM 경쟁 위치를 평가할 때 zHBM 발표를 이익 추정에 반영하지 않는 것이 맞다. 발표는 기술 방향성에 대한 신뢰를 높이지만 매출 시점과 단가가 비어 있다. 삼성이 고객사 맞춤 설계로 파운드리, 패키징, 메모리를 한꺼번에 묶어 판다는 구상은 장기적으로 마진 구조를 바꿀 수 있다. 그러나 그 이득은 열 문제를 푼 뒤에야 의미가 있다.

시나리오는 세 가지로 나눈다. 작성자의 기본 시나리오는 2027년까지 HBM4·HBM4E가 주력이고 zHBM은 개발 또는 고객 공동 설계 단계에 머무르는 경우다. 이는 공개된 확정 일정이 아니다. 강세 시나리오는 열 측정 결과가 독립적으로 확인되고 시제품 일정이 2027년 안에 나오는 경우다. 이때는 본딩 장비 수주가 앞당겨지고 삼성의 맞춤형 패키지 비중이 높아질 수 있다. 약세 시나리오는 열 한계 때문에 적층 높이를 줄여야 해서 메모리 용량 이득이 줄어드는 경우로, zHBM이 틈새 제품에 그치고 HBM의 대안은 인텔 ZAM 같은 다른 구조나 기존 HBM의 고단화로 옮겨 간다.

다음에 볼 숫자는 다섯 가지다. 첫째, 삼성이 zHBM 열 저항을 어떤 시험 조건과 전력 밀도에서 측정했는지 공개하는지. 둘째, 하이브리드 구리 본딩이 12단·16단 HBM의 양산 공정에 들어간 시점을 삼성과 경쟁사가 실적 발표에서 밝히는지. 셋째, 지디넷이 전한 75% 전력 절감과 송 CTO의 4배가 같은 기준에서 재확인되는지. 넷째, 인텔·SAIMEMORY가 밝힌 ZAM 시제품 목표가 달성되는지. 다섯째, JEDEC이 HBM5 규격을 공개하는지와 삼성이 비교 기준·시험 조건을 공개하는지. 그 전까지 HBM5 대비 8배는 기준이 확인되지 않은 숫자로 읽는 것이 안전하다.

출처

• 1차 자료: JEDEC JESD270-4 HBM4 규격 문서, 삼성 반도체 뉴스룸, zHBM 2부 데이터 이동 시대의 차세대 메모리(2026-10-29), JEDEC HBM4 규격 JESD270-4 발표(2025-04-16, 비즈니스와이어)
• 뉴스·시장조사: 코리아타임스, 삼성 zHBM 공개(2026-08-05), 트렌드포스, zHBM 대 인텔 ZAM(2026-02-18)
• 보조(트렌드포스 인용 원출처): 지디넷코리아, zHBM 사양 보도, SAIMEMORY 보도자료(2026-02-03)
• 구분: 규격 숫자는 JEDEC, 4배·8배·3배·열 저항 수치는 삼성 주장이며 독립 측정은 확인하지 못했다.