High-NA EUV가 D램 원가를 낮추는 조건, 장비 가격보다 노광 처리량과 대체되는 공정 수가 결정한다

가장 유력한 결론은 High-NA EUV가 당분간 원가 절감보다 D램 미세화 일정 확보 수단에 가깝다는 것이다. 양산 처리량과 적용 층 수가 늘고 노드별 웨이퍼 원가 개선이 확인되면 원가 절감 수단으로 판단을 바꾼다. 다음에는 시간당 처리량·적용 층 수·매출 인식 대수·감가상각 증가율·기존 EUV 처리량을 확인한다.

2024년부터 2026년 9월까지 이미 공개된 ASML 연차보고서와 제품 자료, SK하이닉스의 장비 도입 발표, 업계 보도를 다시 읽고 계산한 배경 분석이다.

High-NA EUV는 렌즈의 개구수(NA)를 0.33에서 0.55로 키워 더 작은 회로를 한 번에 새기는 노광 장비다.

장비 한 대 값이 4억달러에 이를 수 있다는 보도가 나오면서, 투자자의 질문은 두 갈래로 나뉜다. 비싼 장비가 D램의 비트당 원가를 낮춰 메모리 회사의 마진을 키우는가, 아니면 설비투자만 늘리는가. 그리고 장비를 먼저 들인 회사가 원가에서 앞서게 되는가.

이 글은 장비 가격이 아니라 시간당 웨이퍼 처리량과 장비 한 번의 노광이 대체하는 기존 공정의 수로 이 질문에 답한다. 분석 대상은 전공정의 노광 원가이며 HBM 본딩과 HBM4 베이스 다이는 후공정·구조의 별도 항목이다.

가설

강세 가설은 High-NA가 D램의 가장 미세한 층에서 여러 번 나눠 찍던 공정(다중 패터닝)을 한 번의 노광으로 바꿔, 공정 단계와 마스크 수와 불량을 함께 줄인다는 것이다. 그렇게 되면 장비값이 비싸도 웨이퍼당 원가가 내려가고, 미세화로 웨이퍼당 다이 수가 늘어 비트당 원가가 크게 떨어진다.

이 가설이 맞다면 다음이 관측돼야 한다. 양산 현장에서 처리량이 정격에 가까워지고, D램 업체가 특정 노드에서 High-NA를 적용한 층 수를 밝히며, 그 노드의 원가 개선 수치가 실적 발표에 나와야 한다. 고객 수와 가동 대수도 빠르게 늘어야 한다.

약세 가설은 단일 노광 비용이 너무 높아, 기존 EUV로 두 번 찍는 쪽이 한동안 더 싸다는 것이다. High-NA는 한 번에 찍는 면적이 기존의 절반이라 웨이퍼 한 장에 더 많이 찍어야 하고, 장비 가격도 높다.

이 가설이 맞다면 장비를 산 회사도 적용 층을 1~2개로 제한하고, 일부 대형 고객은 도입 시점을 미루며, 처리량은 계속 정격에 못 미칠 것이다. 그러면 High-NA는 원가 절감 수단이 아니라 다음 노드 일정을 지키기 위한 보험이 되고, 단기적으로는 메모리 회사의 감가상각만 늘린다.

두 가설을 가르는 기준은 장비 가격이 아니다. 노광 한 번에 드는 비용이 기존 대비 몇 배인지, 그리고 그 한 번이 기존 공정 몇 단계를 없애는지의 비율이다. 그래서 검증은 처리량, 가격 추정, 대체 공정 순서로 진행한다.

검증

첫째, 성능 주장과 양산 실적을 분리한다. SK하이닉스는 2025년 9월 3일 발표에서 이천 M16 팹에 ASML의 양산용 High-NA 장비 TWINSCAN EXE:5200B를 들였다고 밝혔다. 개구수를 0.33에서 0.55로 높여(회사 표현은 40% 개선, 단순 비율로는 약 67% 증가) 기존 EUV보다 1.7배 작은 트랜지스터와 2.9배 높은 집적도를 구현할 수 있다고 설명했다. 이 장비로 기존 EUV 공정을 단순화하겠다는 계획도 함께 밝혔다.

이 숫자들은 장비가 해상할 수 있는 능력에 대한 회사 설명이다. 특정 D램 노드의 비트 밀도가 2.9배 오른다는 뜻은 아니다. D램 셀 면적은 노광 해상도 외에도 커패시터와 트랜지스터 구조, 주변 회로가 함께 결정한다.

ASML의 제품 페이지도 이 장비의 대상을 2nm 이하 로직과 첨단 D램 노드로 적고 8nm 해상도를 제시하지만, 원가 수치는 내놓지 않는다.

둘째, 처리량은 로드맵과 실측이 달랐다. ASML은 2024년 1월 25일 설명 자료에서 첫 장비인 EXE:5000이 시간당 185장 이상을 찍을 수 있고 2025년에는 220장을 목표로 한다고 했다. 같은 자료에서 EXE 장비의 노광 영역이 기존 NXE의 절반이라 웨이퍼 한 장에 약 두 배 많이 찍어야 한다고도 밝혔다.

그런데 ASML이 SEC에 제출한 2025년 연차보고서(20-F)에는 EXE:5000A가 현재 최대 시간당 110장이고, 에너지 측정 시험에서는 53장으로 돌았다고 적혀 있다. 같은 보고서는 2025년 4월 초 출하한 EXE:5200B가 시간당 175장으로 EXE:5000보다 생산성이 60% 높다고 설명한다.

반면 TrendForce의 2026년 9월 1일 보도는 대만 언론과 ASML 임원 발언을 인용해 EXE:5200B가 인수 시험에서 시간당 135장을 기록했다고 전한다. 같은 기사에 따르면 AB 모드 처리량은 135장에서 차기 모델 EXE:5200C 160장, EXE:5200D 175장, EXE:5400E 180장으로 2020년대 말까지 오를 계획이다.

측정 모드와 조건이 다를 수 있으므로 175와 135를 같은 숫자로 섞지 않는다. 다만 정격과 현장 수치 사이에 차이가 있다는 점은 분명하다.

셋째, 비교 대상인 기존 EUV는 그동안 더 싸졌다. ASML 연차보고서에 따르면 0.33 NA 장비인 NXE:3800E는 직전 모델의 시간당 160장에서 230장으로 처리량이 크게 늘었다. 보고서는 고객의 기술 비용을 낮춘 덕분에 특히 D램에서 노광 집약도가 높아졌다고 적었다(회사 설명). High-NA가 이겨야 할 상대는 몇 년 전의 EUV가 아니라 시간당 230장을 찍는 지금의 EUV다.

넷째, 가격은 회사가 공개한 값과 보도·전문가 전망의 근거 수준을 구분한다. TrendForce의 2026년 5월 20일 기사는 장비가 대당 최대 4억달러에 이를 수 있다고 보도했다(같은 기사의 TSMC 비용 입장은 Reuters 인용).

Semiconductor Engineering의 Gregory Haley가 쓴 2026년 6월 22일 기사는 D2S CEO Aki Fujimura의 발언을 인용해 대당 3.5억달러를 전망치로 제시했다.

여기서부터는 장비 가격 배수를 가정한 편집자의 단위 산술이다. High-NA 장비 가격이 기존 EUV의 k배이고 가동률과 사용 연수가 같다고 가정하면, 노광 한 번당 장비 비용은 k에 처리량 비율(230÷High-NA 처리량)을 곱한 값이 된다.

처리량 비율은 정격 175장 기준 1.31, 인수 시험 135장 기준 1.70이다. 가상의 k=2를 넣으면 웨이퍼 한 장을 한 번 노광할 때의 장비 자본비용 배수는 기존의 약 2.6~3.4배가 된다. 이는 서로 다른 시험 조건의 135/175/230장을 같은 조건의 실측 비교로 바꾼 값이 아니라, 가동률·사용 연수 동일과 k=2를 둔 설명용 시나리오다. 유지보수·전력·재료와 수율을 포함한 전체 노광 원가 배수가 아니다.

노광 영역이 절반이라는 점은 웨이퍼당 처리량에 이미 반영돼 있으므로 두 번 곱하지 않는다.

다섯째, 그 2.6~3.4배를 상쇄하는 것이 다중 패터닝 제거다. 기존 EUV로 두 번 찍으면 노광 비용은 2배다. 하지만 그 사이에 증착·식각·세정 같은 추가 단계와 두 패턴을 맞추는 정렬 오차 관리가 붙는다.

ASML 연차보고서도 High-NA가 이중·삼중 패터닝을 최소화해 공정 복잡성과 결함 위험, 사이클 타임을 줄인다고 설명한다. 따라서 손익분기점은 노광 비용만이 아니라 없어지는 부가 단계 비용과 수율 개선 폭에 달려 있다.

특정 D램 층의 부가 단계 비용은 아직 확보하지 못했으며 손익분기 판정에는 이 입력이 필요하다.

Semiconductor Engineering 기사에 따르면 D램은 비용 압박 때문에 셀 영역과 주변 회로를 한 마스크에 담는 설계를 써 왔다. 마스크와 노광 횟수를 아끼려는 설계 관행이 이미 강하다는 뜻이다.

여섯째, 고객의 선택이 갈리고 있다. 같은 TrendForce 5월 기사에 따르면 TSMC는 2029년 목표인 A13·A12 공정에 High-NA가 필요하지 않을 것으로 봤고, 지금은 너무 비싸다는 입장을 밝혔다. 삼성전자는 장비 구매 계약을 맺었지만 실제 적용을 2027년 전후로 미루는 것으로 보도됐다.

TrendForce 9월 기사는 10대가 4개 고객사에서 가동 중이고 3대가 설치 중이며, 누적 135만 장 이상을 노광했다고 전했다. High-NA가 앞으로 2D D램 노드 최대 다섯 세대를 지원할 수 있다는 ASML 측 설명도 함께 실었다.

ASML 연차보고서는 2025년에 R&D 시설로 출하한 High-NA 4대의 매출을 인식했고, 이 플랫폼이 2027년부터 대량 생산을 지원하기 시작할 것으로 예상했다. 장비는 들어왔지만 양산 적용은 아직 검증 단계라는 점에서 회사 설명과 보도가 일치한다.

결론

현재 근거로 가장 유력한 결론은 High-NA EUV가 2027년 이후 D램의 일부 핵심 층에서 다중 패터닝을 대체하며 단계적으로 들어오지만, 장비 자본비용이 기존 EUV의 약 2.6~3.4배인 설명용 시나리오(편집자 추정, k=2·가동률·사용 연수 동일 가정)에서는 비트당 원가를 크게 낮추는 수단이라기보다 미세화 일정을 확보하는 수단에 가깝다는 것이다.

근거 무게는 세 가지다. ① 정격 처리량 175장, 현장 인수 시험 135장, 기존 EUV 230장은 서로 다른 시험 조건이며 동일 조건의 실측 원가 비교가 아니다. 이 산술은 장비 자본비용의 민감도를 설명하고, 전체 노광 원가 판정에는 유지보수·재료·전력·수율과 제거되는 부가 단계 비용이 추가로 필요하다. ② ASML 스스로 대량 생산 지원 시점을 2027년으로 잡았다. ③ 최대 파운드리 고객이 비용을 이유로 도입을 미뤘다.

원가 절감이 커지는 경로는 분명 존재한다. 다만 그 경로가 열리려면 처리량 개선과 다중 패터닝의 부가 단계 제거가 함께 확인돼야 한다.

이 결론은 다음 경우에 수정한다. EXE:5200B나 후속 장비가 D램 양산 라인에서 시간당 175장 이상을 안정적으로 내고, D램 업체가 한 노드에서 High-NA 적용 층 수와 웨이퍼당 원가 개선을 숫자로 밝힌다면 강세 가설로 옮긴다.

반대로 2027년이 지나도 D램 적용이 1개 층 수준에 머물거나 도입 일정이 다시 미뤄진다면, High-NA는 D램에서 더 늦은 노드의 선택지로 낮춰 봐야 한다.

인사이트

원가 경로 측면에서 투자자가 볼 것은 장비 도입 뉴스가 아니라 적용 층 수다. 장비 한 대를 들이는 것은 연구개발과 공정 검증의 시작이다. 비트당 원가에 영향을 주려면 한 노드의 여러 층이 High-NA로 넘어가고 그 노드가 전체 웨이퍼 투입에서 큰 비중을 차지해야 한다. 그 전까지 메모리 회사의 손익에는 감가상각과 공정 개발비가 먼저 들어온다.

실적 측면에서 2026~2027년 High-NA는 D램 마진을 끌어올리는 요인보다 설비투자 증가 요인으로 읽는 편이 안전하다.

수요와 공급 측면에서는 High-NA가 D램 공급을 빠르게 늘리는 장비가 아니라는 점이 중요하다. 노광 처리량이 기존보다 낮고 대수도 적어서, 단기 비트 공급 증가는 여전히 기존 EUV 증설과 팹 건설 속도가 결정한다.

도입 뉴스는 공정 학습 시작의 신호다. 공급 과잉이나 즉시 원가 우위의 판정에는 실제 적용 대수·노드·생산량이 필요하다. 장비를 먼저 들인 회사가 얻는 것은 공정 학습 시간이다. 학습 곡선이 원가 차이로 바뀌는 시점은 양산 노드에서 확인해야 한다.

기본 시나리오의 2027년 이후 1~2개 핵심 층 적용은 학습 투자와 양산 투자 사이의 현금 지출 순서를 분석하는 틀이다. 강세·약세 전환 기준은 결론에 모으고, 실적 모델에는 가동 시점에 따른 감가상각과 공정 개발비의 선행 부담을 먼저 반영한다. 적용 층이 늘어날 때는 제거되는 공정 단계와 새 장비 자본비용을 각각 계산해야 비트당 원가로 연결할 수 있다.

장비 공급사의 수주, 출하, 매출 인식은 메모리 고객의 양산 매출과 다른 시점에 발생할 수 있다. 장비 도입 대수를 메모리 회사의 즉시 이익 증가로 옮기기보다 설치와 검증 기간을 두고 원가 효과를 배치해야 한다. 초기에는 학습 비용이 먼저 반영되고, 실제 공정 축소의 효과는 양산 물량에 따라 확대될 수 있다.

ASML 입장에서는 대당 가격이 높아 몇 대의 인식 시점만으로도 분기 매출이 흔들릴 수 있다. 메모리 투자자에게 ASML의 High-NA 매출 인식 대수는 업계 도입 속도를 보여주는 간접 지표다.

다음에 볼 숫자는 다섯 가지다. ① 양산 라인 기준 High-NA 처리량(시간당 장수와 측정 모드), ② D램 업체가 공개하는 노드별 High-NA 적용 층 수, ③ ASML의 분기별 High-NA 매출 인식 대수와 고객 수, ④ 메모리 업체의 설비투자 대비 감가상각 증가율, ⑤ 기존 EUV의 처리량 개선 속도다. 이 다섯 숫자를 결론의 반증 조건과 대조해 일정 확보가 실제 원가 절감으로 이어졌는지 판정한다.

용어 기준: EUV · DRAM · 설비투자.

출처

• 1차·제조사 발표: SK하이닉스 뉴스룸, High-NA EUV 도입, 2025-09-03. EXE:5200B, M16, NA 0.33→0.55, 1.7배·2.9배(회사 설명).
• 1차·공시: ASML 2025 연차보고서(Form 20-F), SEC. EXE:5200B 시간당 175장(EXE:5000 대비 +60%), EXE:5000A 현재 110장·시험 53장, NXE:3800E 160→230장, High-NA 4대 매출 인식, 2027년 대량 생산 지원 예상.
• 1차·제조사 자료: ASML, 5 things you should know about High NA EUV, 2024-01-25. 노광 영역 절반, EXE:5000 185장 이상·2025년 220장 목표(로드맵).
• 1차·제품 페이지: ASML TWINSCAN EXE:5200B. 2026-10-11 조회. 8nm 해상도, 2nm 이하 로직·첨단 D램 대상.
• 애널리스트·리서치 보도: TrendForce, 2026-09-01. 10대·4개 고객, 누적 135만 장, 인수 시험 135장, AB 모드 로드맵 160·175·180장, D램 최대 5개 노드(2차 인용).
• 애널리스트·리서치 보도: TrendForce, 2026-05-20. 대당 최대 4억달러(보도), TSMC 비용 입장(Reuters 인용), TSMC A13·A12 비채택, 삼성 2027년 전후 적용 보도.
• 뉴스·기명 기자: Gregory Haley, Semiconductor Engineering, 2026-06-22. 대당 3.5억달러(D2S CEO 전망 발언), 스티칭 시 마스크 2장, D램의 셀·주변 회로 단일 마스크 관행.