메모리 판도

HBM3E까지 베이스 다이는 D램 공정으로 만드는 D램 회사의 물건이었다. HBM4부터 그것이 로직 공정으로 넘어갔다. SK하이닉스는 TSMC의 첨단 로직 공정을 쓴다고 공식 확인했고, 삼성은 자체 파운드리 4nm를 쓴다고 공식 확인했다. 마이크론만 HBM4까지 자체로 만들고 HBM4E부터 TSMC에 맡긴다고 밝혔다.

그래서 이제 메모리 회사의 HBM 원가와 일정이 파운드리에 걸린다. SK하이닉스에게는 외부 의존이 생겼고, 삼성은 같은 사실을 「턴키」라고 부른다.

삼성전자 파운드리 기술개발실장이 2026년 7월 27일 인터뷰에서 HBM5 베이스 다이에 GAA 구조 2나노 공정을 적용하겠다고 말했다. 그에 앞서 6월 2일 Computex에서 DS부문 CTO가 2nm 베이스 다이를 쓴 HBM5 목업을 공개했다(적층 수는 미확정, 최대 20단 검토 중).

다만 이건 삼성의 계획이지 업계가 합의한 요구 사양이 아니다. SK하이닉스는 HBM5 베이스 다이 노드를 아직 밝히지 않았고, JEDEC에 HBM5 표준은 존재하지 않는다. "HBM5는 2나노가 필요하다"고 단정한 글을 보면 그 근거가 삼성 발언 하나인지 확인해 보는 게 좋다.

베이스 다이만 보면 절반만 보는 것이다. D램을 위로 쌓으려면 층과 층을 잇는 구멍(TSV)을 뚫고, 그 사이를 무엇으로 메우느냐를 정해야 한다. SK하이닉스는 MR-MUF, 삼성은 TC-NCF 계열을 쓴다 — 다만 삼성은 자사 HBM4 보도자료에 본딩 방식을 적지 않았다.

그리고 완성된 HBM은 혼자 못 선다. 로직 칩과 나란히 인터포저 위에 올라 CoWoS 같은 2.5D 패키징을 거쳐야 가속기가 된다. HBM을 아무리 만들어도 여기를 통과하지 못하면 가속기가 안 된다. 특히 엔비디아 중심의 AI 가속기 시장에서는 TSMC CoWoS 캐파가 시스템 출하량을 정하는 핵심 병목 중 하나다.

다만 "3사 HBM 출하량 전체의 천장"이라고까지는 말하지 않는다. HBM을 붙일 수 있는 2.5D 패키징이 TSMC 하나가 아니기 때문이다 — 삼성은 Cube-S 를, 인텔은 EMIB 를 갖고 있다. HBM 생산이 늘어도 완제품 가속기 출하가 같은 속도로 늘지는 않는다는 것까지가 우리가 말할 수 있는 범위다.

당초 HBM4부터 적용될 것으로 예상됐으나 HBM4E 또는 그 이후로 밀렸고, 최근에는 HBM5 세대부터라는 이야기가 나온다. 어느 회사도 공식으로 세대를 못박지 않았다. SK하이닉스는 2분기 실적발표에서 "하이브리드 본딩에 더해 HBM5 같은 미래 제품의 방열을 위해 iHBM을 개발 중"이라고만 말했다.

열이 다음 병목이라는 신호는 양쪽에서 나온다 — SK하이닉스는 패키지 안에 냉각 요소를 심는 iHBM을, 삼성은 HBM5 목업에 HPB 냉각 구조를 넣었다. 서로 다른 이름의 구조를 같은 세대에 들고 나온다는 것 자체가 문제가 실재한다는 뜻이다.

도입 세대가 왜 계속 밀리는지는 미확정 자료에 적어 뒀다.

매체마다 12nm · 7nm · 3nm로 완전히 갈린다. SK하이닉스도 TSMC도 노드를 공개한 적이 없다. 어느 숫자를 골라도 근거가 없어서, 여기서는 비워 뒀다.

어느 매체가 언제 무엇이라고 했는지와, 값이 갈리는 이유는 미확정 자료에 모아 뒀다.

2026년 8월 3~4일 SK하이닉스와 샌디스크가 HBF(고대역폭 플래시)의 첫 표준 규격을 공개했다. HBM이 D램을 쌓는 것이라면 HBF는 낸드를 쌓는 것이고, 자리는 HBM과 SSD 사이다. 낸드 다이 8·16단으로 최대 512GB, 대역폭은 0.4~3.0TB/s 3개 등급, 인터페이스는 UCIe다.

표준화 주체가 JEDEC이 아니라 OCP이고, 표준 만들기에 구글과 텐스토렌트가 들어와 있다 — 메모리를 사는 쪽이 규격을 함께 만든다는 뜻이다. 삼성전자는 이 진영에 없고, 같은 자리에서 3D D램과 zHBM을 내세웠다.

자세한 것은 HBF 항목에 적어 두었다.

2026년 8월 5일 삼성전자가 FMS 2026 기조연설에서 zHBM 컨셉 모델을 처음 공개했다. HBM을 가속기 옆이 아니라 위에 수직으로 쌓는 구조다. 회사가 발표문에 적은 값은 HBM5 대비 성능 4~8배(초기 최대/약 8배) · 밀도 10배 이상 · 에너지 효율 3배 · 열 저항 50% 이상 감소다. 같은 자리에서 V10 BV-NAND(400층 이상, V9 대비 밀도 약 58% 증가)도 공개했다 — 삼성이 발표문에 낸드 단수를 적은 것은 드문 일이다.

다만 이 숫자들의 기준인 HBM5는 JEDEC 문서 목록에 아직 없다. 규격이 없는 제품을 기준으로 삼은 배수라, 회사끼리 나란히 놓고 비교할 수 없다. 양산 일정·고객사는 발표문에 없다. 삼성의 2026년 8월 20일 후속자료는 zHBM에 HCB(하이브리드 구리 본딩)와 multi-wafer bonding을 적용한다고 밝혔지만, 삼성 자체 발표이며 독립 검증·구체 인터페이스 조건은 미확인이다. 이 항목은 2026년 8월 22일 재검증했고, 다음 확인일은 2026년 8월 25일 Hot Chips다.

HBF와 zHBM은 배타적이지 않다 — 노리는 병목이 다르다. HBF는 용량, zHBM은 대역폭과 전력이다. 자세한 것은 zHBM 항목, 회사마다 말하는 HBM5가 같은 것인지는 미확정 자료에 적어 두었다.